Newsroom > Blog
July 22, 2025
マイクロエレクトロニクスの急速な進化に伴い、サイズと消費電力を削減しながら、演算能力とスループットを向上させることへの絶え間ない要求があります。スマートエッジデバイス、IoT、そして現在ではエッジ AI が、この進化の流れはさらに加速しています。Efinix の FPGA は、かつてない演算性能、コンパクトなサイズ、そして業界最小クラスの消費電力を実現していますが、近年ではさらに高密度・高性能を求める用途に向けて、フットプリントのさらなる削減が求められています。こうしたニーズに応えるべく、Efinix は新たに SiP パッケージで提供される FPGA 製品ラインを展開しています。
SiP パッケージとは、複数のダイを 1 つの半導体パッケージ内に収めたものです。最もシンプルな形では、これらのダイは垂直に積層され、パッケージの外形寸法と物理サイズを大幅に削減します。各ダイは異なるプロセスノードや技術で製造され、異なる機能を担います。たとえば、1 つのパッケージにマイクロプロセッサ、メモリ、電源管理回路などを集積することが可能です。これにより、より高度なシステム統合が実現し、エンドデバイスのさらなる小型化が可能になります。SiP のメリットはサイズの縮小だけではありません。ダイ間の物理的距離が短いため、プリント基板上で長い配線を駆動する際に発生する電力消費が抑えられます。さらに、配線距離が短くなることで信号の整合性が向上し、高速なデータ通信も可能になります。加えて、ダイ同士の接続や信号整合性の検証は製造段階で完了しているため、最終製品の設計負荷が軽減され、市場投入までの期間も短縮されます。
多くの場合、SiP パッケージはフルカスタムの ASIC ソリューションに代わる実用的な選択肢となります。ASIC の開発には数千万ドル規模のコストと数年単位の開発期間が必要となる一方で、SiP ソリューションであれば、必要な機能がすでにシリコン化されていれば、わずか数ヶ月、しかも非常に低い NRE (初期開発費) で構築が可能です。特に SiP 内に FPGA を組み込むことで、ソリューションは柔軟性を持った構成が可能となり、求められる機能をプログラミングによって自由に実現できます。これにより、FPGA は高い柔軟性を備えた SiP パッケージの中心として理想的な選択肢となります。さらに、ASIC は固定機能のため時代遅れになりやすいという課題がありますが、FPGA を搭載した SiP であれば再構成が可能で、常に最新の要件に対応できます。たとえば規格が進化する場合、特定の PHY を搭載したインターフェース用ダイを新しい規格に対応したものに置き換えるとともに、制御ロジックは FPGA ファブリック上で柔軟に実装できるため、将来の変化にも迅速に対応できます。
Efinix は、Trion と Titanium の両シリーズにおいて SiP パッケー ジ製品を提供しています。Trion T13Q100 と Trion T20Q100 デバイスは、いずれも 16Mb の内部フラッシュメモリと FPGA デバイスを内蔵しています。これにより、セルフブート機能を備え、外部フラッシュデバイスの必要性を排除しています。Titanium Ti60F100 は、5.5mm × 5.5mm の小型パッケージに 16Mb のフラッシュメモリと 256Mb の HyperRAM を統合しています。特に Ti60F100 は、小型サイズと低消費電力を求められる過酷な産業環境に最適で、産業用センサーなどの用途で非常に高い評価を得ています。フラッシュメモリによりセルフブートが可能であり、HyperRAM はフレームバッファやビデオデータの保存領域として十分な容量を提供します。
Ti60F100 の成功を受けて、Efinix は Titanium Ti18 0用の SiP パッケージを開発しました。この新しいパッケージには、人気の Ti180 FPGA に加え、2Gb の LPDDR4 メモリが統合されており、15mm × 15mm というコンパクトなサイズに収められています。内蔵された LPDDR4 により、外付けメモリバスをプリント基板上に配線する必要がなくなります。特に DDR インターフェースは高い信号整合性が求められ、設計が非常に難しい領域ですが、SiP によってこの課題が解消され、設計の複雑さ、システム全体の消費電力、そして市場投入までの期間が大幅に削減されます。
しかし、Ti180 SiPは一見わかりにくいもう一つの大きな利点を備えています。通常の Ti180 には、シリコンダイ上にハード化された LPDDR4 インターフェースが搭載されており、大容量のシステムメモリ、フレームバッファ、あるいは RISC-V サブシステム用のメモリが必要な用途に非常に有効です。とはいえ LPDDR インターフェースは、多数のパッケージピンを消費するため、ユーザー I/O として利用可能なピン数が制限されてしまうという課題があります。Efinix は Ti180 を複数のパッケージオプションで提供しており、外部メモリ接続を優先する構成と、ユーザー I/O を最大限に確保する構成の両方が用意されています。Ti180 SiP はこのジレンマを解消します。2Gb の LPDDR4 をパッケージ内に統合しつつ、全てのユーザー I/O ピンも利用可能なため、メモリ性能と I/O 拡張性の両立を実現しています。
SiP パッケージが持つ優れた利点と高い柔軟性により、Efinix は今後の FPGA 製品ファミリーにおいても、SiP オプションの展開を継続していきます。現在も多数の SiP デバイスが開発中で、今後数週間から数ヶ月の間に順次発表される予定です。 また、Efinix は戦略的パートナー向けに FPGA のダイ単体での提供も行っており、パートナー企業はこれを活用して独自の SiP デバイスを開発・製品化しています。
SiP デバイスは、カスタムシリコンに代わる低コストかつ低リスクのソリューションを提供します。高い信号整合性を備え、設計者にとっては市場投入までの期間を大幅に短縮できる手段となります。さらに、SiP 内に Efinix の FPGA ダイを搭載することで、低消費電力・高性能を維持しながら、究極の柔軟性・構成自由度を実現します。